SI/PI Taiwan

Take-away:  對於訊號傳遞方向而言，內層走線有近端串擾，沒有遠端串擾。 實際PCB設計，訊號受到阻抗不連續產生反射後，此反向傳播訊號會將近端串擾轉變為遠端串擾，讓內層走線也有遠端串擾。 在評估走線要走外層或內層，需考慮完整via數量/via位置/負載型態/走線長度/線距才能準確評估。 -----Start 老闆：這板子要面積小、類比/高速數位訊號、省電不能開ODT，大家有甚麼好建議嗎? 小M：類比最怕高速數位訊號的串擾，我看到書上寫，訊號走內層就完全沒有遠端串擾！ 老闆：好！訊號品質絕對是第一優先，那我們就加層數，把訊號由外層移到內層。 (板子製作好回來後‧‧‧) 老闆：小M，為什麼量出來的遠端串擾會這麼大? 內層訊號竟然比外層還髒，你不是說內層訊號沒有遠端串擾嗎? 小M：怎麼會這樣? 沒錯，大部分的SI/PI書籍都寫內層訊號沒有遠端串擾，但相信工程師們在實際的PCB設計上，還是會量到一堆雜訊，這是怎麼一回事呢? (如下圖) 要分析小M的問題，我們先從最單純的架構出發，下圖有一段2200mil(50ohm)傳輸線連接了左邊DR(50ohm)和右邊Term 50ohm，上半部是外層走線的結果、下半部是內層走線。 左上角綠色眼圖是外層走線的近端串擾。 左下角綠色眼圖是內層走線的近端串擾。 >這兩張圖可看出外層和內層都有近端串擾，不同的是外層干擾聚集在rising/falling附近，而內層干擾幾乎是每個時刻都有，這是因為近端串擾會維持2倍走線fly-time，是段很長的時間，所以雜訊很容易就涵蓋了整個bit。這邊我們在乎的是右邊RX接收到的訊號，所以左邊近端串擾的結果影響不大。 右上角綠色眼圖是外層走線的遠端串擾。 右下角綠色眼圖是內層走線的遠端串擾。 >這兩張圖可驗證小M書上的理論是正確的，就是外層有遠端串擾，而內層的遠端串擾幾乎是完美的0。 NOTE:  對於訊號傳遞方向而言，內層走線有近端串擾，沒有遠端串擾。 (如下圖) 接著來看另外一個例子，和上個例子只差在右邊負載不同。下圖是一段2200mil(50ohm)傳輸線連接了左邊DR(50ohm)和右邊Cload (1pF)，上半部採用外層走線、下半部採用內層走線。 右上角綠色眼圖是外層走線的遠端串擾。 右下角綠色眼

Take-away:  via pad或test pad和傳輸線相比，通常為低阻抗。 兩端都在反射的架構，共振周期約為共振路徑fly time的2倍。 反射波出現的時間點和test pad長短沒關係，和整體傳輸線架構有關係。 反射波的深度和test pad長短相關。 若SDRAM無termination，且訊號是由CPU送向SDRAM，將testpad放在靠近SDRAM的地方會有較佳的訊號品質。 -----Start 為了保持傳輸線阻抗的連續，我們會盡量讓走線線寬保持一致，但實務上走線中會有無可避免的via pad或test pad，這些pad通常尺寸會比傳輸線來得寬。筆者另一篇文章提過，線寬寬代表電容較大，則阻抗越低。 NOTE: via pad或test pad和傳輸線相比，通常為低阻抗。 (如下圖) 假設傳訊號由CPU送到SDRAM，走線由A、B、C三段構成，其中B段的線寬較寬但長度短。這時工程師就很常聽到一個問題，B段那麼短對訊號有影響嗎? 筆者這裡可以先預告，B的長短只決定了品質好壞的1/3，對訊號有沒有影響是由CPU、SDRAM、A、B、C共同決定。 反射@Y：若SDRAM不開ODT，則負載為寄生電容(2pF)，可視為高阻抗，所以在Y點會產生很大的正反射。 反射@X：C段阻抗50ohm，B段阻抗10ohm，所以在X點會產生很大的負反射。 (如下圖) C段5000mil，我們可算出訊號需要0.73ns來走完C段。 XY兩端都會反射，訊號首先到達Y後，花了0.73ns由Y到X，被X反射後，又花了0.73ns由X到Y，所以訊號Y->X->Y總共花了約1.5ns。 若觀察SDRAM端Y點的波型，我們預估每1.5ns就會收到一個被彈來彈去的訊號。換句話說，兩端都在反射的架構，共振周期約為走線fly time的2倍。 NOTE: 兩端都在反射的架構，會產生共振，共振周期約為共振路徑fly time的2倍。 (如下圖) 下圖的模擬結果完全符合我們的預期，每1.5ns就會有一個反射波。 (如下圖) 這個出現在訊號中央的反射波絕對不是我們想要的，但透過上述分析，可發現此共振周期和B的長度沒關係，只和C的長度有關係。B的長短不會影響反射波出現的時間點，但會影響反射波深度，這是因為B的左側也會