Cadence PowerSI教學 - PDN Extraction

-----Start

本篇介紹電源PDN電性模型extraction流程。

以flipchip BGA型態的IC封裝為例(PCB的PDN extraction流程也相似)。

目標觀察頻段為DC到2GHz。

選擇的工具是Cadence的PowerSI軟體。

PowerSI是一套非常強大的電性extraction軟體，推薦大家使用[連結]。

(如下圖) 讀取layout

Power SI支援各家不同layout格式。

包含Cadence自家的mcm/brd/sip，或者Mentor的pads等。

(如下圖) 疊構設定，新增bump/BGA層

打開疊構編輯(stackup)。

PowerSI已自動帶入layout檔的設定，包含四層板、最上方&下方的solder mask層。

但實際上，flipchip BGA型態的IC封裝，封裝上方會有bump錫球(如紅色)，封裝下方會有BGA錫球(如綠色)。若要將這些效應考慮進來，那必須在『疊構上/下各新增一層』。

(如下圖) 新增bump/BGA模型by via

Bump和BGA錫球，實際形狀是球形，模擬上常用圓柱形來等效球形。

PKG/PCB上，via過孔也剛好是圓柱形，所以我們可『用via來模擬bump/BGA』。

接著建立via過孔物理形狀，例如BGA球的直徑是500um，所以建立一個直徑500um的via，層數由L4到最底層。bump也用同樣手法建立，位於L1到最上層。

(如下圖) 在layout上長出bump/BGA
剛剛我們已新增bump/BGA疊構，也建立了bump/BGA的via物理模型。

接下來要在原本沒有bump/BGA的layout上長出bump/BGA。

如step1~2，我們選取要長出bump的點，並在step3-5長出via(bump)。

注意在step4中，因為bump位於最上層和L1之間，所以操作上要『先點選最上層Plane01一次，再點選L1 Signal$1一次』，這樣代表我們要新增via在這兩層之間。

最後透過3D view，可看到bump/BGA已建立。

(如下圖) 設定ports

在layout長出bump和BGA後，接著設置port。

我們目標是在bump上方/BGA下方建立port。

筆者的習慣是先在『bump上方/BGA下方建立元件』，然後再generate port。

先建立元件再gen port的好處是可用『Automatic port definition』一口氣建立好所有的port。

(如下圖) 設定模擬頻率

在flipchip BGA型態的IC封裝中，PDN抽至2~3GHz便足夠，因為2GHz以上通常是die內部的電容主導。

(如下圖) 完成模擬

模擬好後，PowerSI通常會自動產生touchstone S參數檔，我們亦可自行export S參數。

-----END